### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出廢公開番号 特開2000-216245

(P2000-216245A) (43)公開日 平成12年8月4日(2000.8.4)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ			テーマコード(参考)
H01L	21/768		H01L	21/90	В	4M104
	21/28			21/28	L	5 F 0 3.3
		3 0 1			301T	5 F O 4 O
	29/78			21/90	D	
	21/336			29/78	301Y	
•			審査	請求 有	請求項の数7 〇	L (全 7 頁)

(21)出願番号 特願平11-14307

(22)出願日 平成11年1月22日(1999, 1, 22)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 井上 顕

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100070530

弁理士 畑 泰之

最終頁に続く


# (54) 【発明の名称】 半導体装置の製造方法

### (57) 【要約】

(修正有)

【課題】 電気的に良好な微細なコンタクトの形成を可能にした半導体装置の製造方法を提供する。

【解決手段】 半導体基板上に下層配線102を形成する工程と、前記下層配線102上に層間膜103を形成する工程と、上層配線104を形成する工程と、前記上層配線104上に第1の絶縁膜105を形成する工程と、前記第1の絶縁膜105上に層間膜106を形成する工程と、隣接した前記上層配線104、104間の下側の前記下層配線102上部に形成され、前記第1の絶縁膜105に達するコンタクトホール110を開口する工程と、前記半導体基板上に第2の絶縁膜108を堆積する工程と、異方性エッチングにより前記第2の絶縁膜108と前記第1の絶縁膜105とを順次連続的にエッチバックして前記下層配線102に達するコンタクトホール109を開口する工程とを含むことを特徴とする。



### 【特許請求の範囲】

【請求項1】 半導体基板上に選択的に形成される下層配線と、この下層配線上の層間膜上に形成した上層配線と、隣接した前記上層配線間に形成したコンタクトが前記下層配線に接続するようにした半導体装置の製造方法において、

前記半導体基板上に前記下層配線を形成する工程と、前記下層配線上に層間膜を形成する工程と、前記上層配線を形成する工程と、前記上層配線上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に層間膜を形成する 10 工程と、隣接した前記上層配線間の下側の前記下層配線上部に形成され、前記第1の絶縁膜に達するコンタクトホールを開口する工程と、前記半導体基板上に第2の絶縁膜を堆積する工程と、異方性エッチングにより前記第2の絶縁膜と前記第1の絶縁膜とを順次連続的にエッチバックして前記下層配線に達するコンタクトを開口する工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板上に形成されるゲートポリシ リコン配線と、前記ゲートポリシリコン配線間に形成さ 20 れる拡散層と、この拡散層上のシリサイド層に接続され るコンタクトを備えた半導体装置の製造方法において、 前記半導体基板上に前記ゲート電極および拡散層を形成 する工程と、前記ゲートポリシリコン配線および拡散層 上にシリサイド膜を形成する工程と、前記半導体基板上 に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜上 に層間膜を形成する工程と、前記拡散層上部に形成さ れ、前記第1の絶縁膜に達するコンタクトホールを開口 する工程と、前記半導体基板上に第2の絶縁膜を堆積す る工程と、異方性エッチングにより前記第2の絶縁膜と 30 前記第1の絶縁膜を順次連続的にエッチバックして前記 拡散層上のシリサイド層に達するコンタクトホールを開 口する工程と、を含むことを特徴とする半導体装置の製 造方法。

【請求項3】 半導体基板上に選択的に形成されるゲート電極上に、このゲート電極に達するコンタクトを形成した半導体装置の製造方法において、

前記半導体基板上に前記ゲート電極を形成する工程と、前記半導体基板上に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜上に層間膜を形成する工程と、前記ゲー 40ト電極上部に形成され、前記第1の絶縁膜に達するコンタクトホールを開口する工程と、前記半導体基板上に第2の絶縁膜を堆積する工程と、異方性のエッチングにより前記第2の絶縁膜と前記第1の絶縁膜とを連続的にエッチバックして前記ゲート電極に達するコンタクトホールを開口する工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項4】 前記第1の絶縁膜は、シリコン窒化膜であることを特徴とする請求項1乃至3の何れかに記載の半導体装置の製造方法。

2

【請求項5】 前記第2の絶縁膜は、シリコン酸化膜であることを特徴とする請求項1乃至4の何れかに記載の 半導体装置の製造方法。

【請求項6】 前記シリサイド層は、コバルトシリサイド( $CoSi_2$ )、チタンシリサイド( $TiSi_2$ )、ニッケルシリサイド(NiSi)であることを特徴とする請求項2乃至5の何れかに記載の半導体装置の製造方法。

【請求項7】 前記ゲート電極は、タングステンシリサイド(WSix)/多結晶シリコン、チタンシリサイド(TiSix)/多結晶シリコン、タングステン(W)/窒化チタン(TiN)、タングステン(W)/窒化タングステン(WNx)、タングステン(W)/窒化チタン(TiN)、窒化タングステン(WNx)、ポリシリコン(Poly-Si)の何れかで構成したことを特徴とする請求項2乃至6の何れかに記載の半導体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法に係わり、特に、電気的に良好な微細コンタクトの 形成を可能にした半導体装置の製造方法に関する。

[0002]

【従来の技術】従来のコンタクト形成プロセスを図5. 6に示した縦断面図を参照して説明する。図5(a)に 示されるようにシリコン基板301上に既知のフォトリ ソグラフィーと選択酸化法によりフィールド酸化膜30 2を形成する。このフィールド酸化膜302に囲まれた 活性領域に、順次、ゲート酸化膜303、ゲートポリシ リコンを成長する。次いで、既知の手法であるフォトリ ソグラフィー法とドライエッチング法により、ゲートポ リシリコンをパターニングしてゲート電極304を形成 する。次いで、ゲート電極304の側面にシリコン酸化 膜から構成されるサイドウォール305を既知のCVD 技術とエッチング技術を用いて形成する。次に、フォト リソグラフィー法とイオン注入法により、拡散層306 を形成する。次に、図5(b)に示されるように、拡散 層306上のシリコン表面自然酸化膜を除去し、例えば チタンをスパッタ堆積する。次に、窒素雰囲気中で70 0℃以下のRTAを行うことにより、シリコンと接触す るチタンのみをシリサイド化し、C49型構造のチタン シリサイドを形成する。次に、アンモニア水および過酸 化水素水等の混合液などにより、選択的にウエットエッ チングし、未反応チタンと窒化チタンのみを除去する。 次いで、前述のRTAよりも高温 (800℃以上)のR TAを行い、前記のC49型構造のチタンシリサイドよ りも電気抵抗率の低い C54型構造の第1のチタンシリ サイド307を形成する。次に、図5(c)に示される ように酸化膜からなる層間膜を形成する。次いで、図5 (d) に示されるようにCMP法やエッチバック法など

により層間膜の平坦化する。次いで、既知の方法であるフォトリソグラフィー法によりコンタクトの開口のためにレジストをパターニングして、ドライエッチング法により拡散層306に達するコンタクトを開口する。次いで、図5(e)に示されるように、フォトレジスト310を剥離する。ここで、図5(d),図5(e)は、コンタクトサイズが大きい場合、図6(a),図6(b)には、コンタクトサイズが小さい場合を示している。

【0003】しかし、デバイスの微細化、高集積化が進 むにつれて、ゲート電極および拡散層寸法の微細化が進 10 み、ゲート電極とゲート電極間のスペースの微細化が生 じることで、電気的に良好なコンタクト形成することが 困難になってきている。図5 (d), (e)に示した従 来技術においては、コンタクトを開口するためのフォト レジストの工程に問題が生じている。コンタクト抵抗の 低減を目的として、コンタクトのサイズをゲートーゲー ト間寸法に近いサイズで行うと、レジストのパターニン グの位置がずれてしまった場合には、ゲート電極上にも コンタクトが開口してしまうことが生じる。このこと は、コンタクトを介してゲート電極と拡散層が電気的に 20 ショートしてしまう問題が生じる。また、このような問 題が生じないようにコンタクトサイズを小さくパターニ ングしようとすると、正確なサイズのレジストパターニ ングできないという問題が生じる。結果として、コンタ クト抵抗が増大してしまい、良好な電気特性を実現する ことが困難であった。このため、コンタクト開口のため のレジストのパターニング時の位置ずれに対するコンタ クトプロセスのマージンの拡大やゲート電極と拡散層が 電気的にショートすることなく、安定して低いコンタク ト抵抗を有するプロセスの開発が望まれていた。

# [0004]

【発明が解決しようとする課題】本発明の目的は、上記した従来技術の欠点を改良し、特に、電気的に良好な微細なコンタクトの形成を可能にした新規な半導体装置の製造方法を提供するものである。

### [0005]

【課題を解決するための手段】本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。即ち、本発明に係わる半導体の製造方法の第1態様は、半導体基板上に選択的に40形成される下層配線と、この下層配線上の層間膜上に形成した上層配線と、隣接した前記上層配線間に形成したコンタクトが前記下層配線に接続するようにした半導体装置の製造方法において、前記半導体基板上に前記下層配線を形成する工程と、前記上層配線を形成する工程と、前記上層配線を形成する工程と、前記上層配線上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に層間膜を形成する工程と、前記第1の絶縁膜上に層間膜を形成する工程と、前記第1の絶縁膜に達するコンタクトホールを開口する工程と、前50

4

記半導体基板上に第2の絶縁膜を堆積する工程と、異方 性エッチングにより前記第2の絶縁膜と前記第1の絶縁 膜とを順次連続的にエッチバックして前記下層配線に達 するコンタクトを開口する工程と、を含むことを特徴と するものであり、又、第2の態様は、半導体基板上に形 成されるゲートポリシリコン配線と、前記ゲートポリシ リコン配線間に形成される拡散層と、この拡散層上のシ リサイド層に接続されるコンタクトを備えた半導体装置 の製造方法において、前記半導体基板上に前記ゲート電 極および拡散層を形成する工程と、前記ゲートポリシリ コン配線および拡散層上にシリサイド膜を形成する工程 と、前記半導体基板上に第1の絶縁膜を堆積する工程 と、前記第1の絶縁膜上に層間膜を形成する工程と、前 記拡散層上部に形成され、前記第1の絶縁膜に達するコ ンタクトホールを開口する工程と、前記半導体基板上に 第2の絶縁膜を堆積する工程と、異方性エッチングによ り前記第2の絶縁膜と前記第1の絶縁膜を順次連続的に エッチバックして前記拡散層上のシリサイド層に達する コンタクトホールを開口する工程と、を含むことを特徴 とするものであり、又、第3の態様は、半導体基板上に 選択的に形成されるゲート電極上に、このゲート電極に 達するコンタクトを形成した半導体装置の製造方法にお いて、前記半導体基板上に前記ゲート電極を形成する工 程と、前記半導体基板上に第1の絶縁膜を堆積する工程 と、前記第1の絶縁膜上に層間膜を形成する工程と、前 記ゲート電極上部に形成され、前記第1の絶縁膜に達す るコンタクトホールを開口する工程と、前記半導体基板 上に第2の絶縁膜を堆積する工程と、異方性のエッチン グにより前記第2の絶縁膜と前記第1の絶縁膜とを連続 的にエッチバックして前記ゲート電極に達するコンタク トホールを開口する工程と、を含むことを特徴とするも のであり、又、第4の態様は、前記第1の絶縁膜は、シ リコン窒化膜であることを特徴とするものであり、又、 第5の態様は、前記第2の絶縁膜は、シリコン酸化膜で あることを特徴とするものであり、又、第6の態様は、 前記シリサイド層は、コバルトシリサイド(CoS リサイド (NiSi) であることを特徴とするものであ り、又、第7の態様は、前記ゲート電極は、タングステ ンシリサイド(WSix)/多結晶シリコン、チタンシ リサイド(TiSix)/多結晶シリコン、タングステ ン(W)/窒化チタン(TiN)、タングステン(W) **/窒化タングステン(WNx)、タングステン(W)/** 窒化チタン(TiN)、窒化タングステン(WNx)、 ポリシリコン(Poly-Si)の何れかで構成したこ とを特徴とするものである。

#### [0006]

【発明の実施の形態】本発明に係る半導体装置の製造方法は、半導体基板上に選択的に形成される下層配線と、 この下層配線上の層間膜上に形成した上層配線と、隣接

した前記上層配線間に形成したコンタクトが前記下層配線に接続するようにした半導体装置の製造方法において、前記半導体基板上に前記下層配線を形成する工程と、前記下層配線上に層間膜を形成する工程と、前記上層配線を形成する工程と、前記上層配線上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に層間膜を形成する工程と、前記第1の絶縁膜に達するコンタクトホールを開口する工程と、前記半導体基板上に第2の絶縁膜を堆積する工程と、真方性エッチングにより10前記第2の絶縁膜と前記第1の絶縁膜とを順次連続的にエッチバックして前記下層配線に達するコンタクトを開口する工程と、を含むことを特徴とするものである。

【0007】このように、本発明は、層間膜にエッチングストッパーとして、第1の絶縁膜を形成することで、レジストのパターニング時のサイズを大きくすることが可能になり、又、レジスト剥離あとに、第2の絶縁膜を形成することで、レジストパターニング時の位置ずれに対するコンタクトプロセスのマージンが拡大でき、その結果、上層配線と下層配線とがコンタクトを介して電気 20的にショートすることなく、高い信頼性を有したコンタクト形成プロセスが可能となる。

[0008]

【実施例】本発明に係る半導体装置の製造方法の具体例 を以下に図を用いて説明する。

(第1の具体例) 図1及び図2は本発明の第1の具体例 の製造方法の具体的構造を示す図であり、これらの図に は、半導体基板上に選択的に形成される下層配線102 と、この下層配線102上の層間膜103上に形成した 上層配線104と、隣接した上層配線104,104間 30 に形成したコンタクトが前記下層配線102に接続する ようにした半導体装置の製造方法において、前記半導体 基板上に前記下層配線102を形成する工程と、前記下 層配線102上に層間膜103を形成する工程と、前記 上層配線104を形成する工程と、前記上層配線104 上に第1の絶縁膜105を形成する工程と、前記第1の 絶縁膜105上に層間膜106を形成する工程と、隣接 した前記上層配線104,104間の下側の前記下層配 線102上部に形成され、前記第1の絶縁膜105に達 するコンタクトホール110を開口する工程と、前記半 40 導体基板上に第2の絶縁膜108を堆積する工程と、異 方性エッチングにより前記第2の絶縁膜108と前記第 1の絶縁膜105とを順次連続的にエッチバックして前 記下層配線102に達するコンタクトホール109を開 口する工程とを含む半導体装置の製造方法が示されてい る。

【0009】図1 (a) に示すように、シリコン酸化膜 101上に第1の配線として、例えば、ポリシリコンを 堆積する。次いで、既知のフォトリソグラフィーと異方 性ドライエッチングにより、ポリシリコンをパターニン 50

6

【0010】次に、図1(b)に示すように、第2の配線として、例えば、窒化チタンを堆積する。次いで、既知のフォトリソグラフィーと異方性ドライエッチングにより窒化チタンをパターニングして、第2の配線104を形成する。次に、図1(c)に示されるように第2の配線104上に第1のマスク膜105として、例えばシリコン窒化膜を形成する。次いで、第2の層間膜として、シリコン酸化膜からなる第2層間膜106を形成して、既知の方法で、第2層間膜106を平坦化する。

【0011】次に、図2(a)に示されるように、コンタクトのフォトリソグラフィーを行う。異方性ドライエッチングにより第1のマスク膜105まで到達するコンタクトホール110を開口する。次に、図2(b)に示されるように、レジスト107を剥離した後、第2のマスク膜108として、例えば、シリコン酸化膜を堆積する。

【0012】次に、図2(c)に示されるように、ドライエッチングにより全面エッチバックを行って、コンタクト底部上の第2のマスク膜108をエッチング・除去する。その結果、コンタクトホール側壁のみ第2のマスク膜108が残ることとなる。次いで、コンタクト底部の第1のマスク膜105をドライエッチングにより全面エッチバックして、除去する。このドライエッチングは、前述の第2のマスク膜をドライエッチングする際に同時にエッチングしてもよい。この結果、上層配線と下層配線がコンタクトを介して電気的にショートすることなく、コンタクトを開口することが可能となる。その後は、通常のコンタクト埋設工程を行う。

【0013】(第2の具体例)図3及び図4は、本発明の第2の具体例の製造方法の具体的構造を示す図であり、以下にこの具体例を詳細に説明する。図3(a)に示されるように、シリコン基板201上に既知のフォトリソグラフィーと選択酸化法によりフィールド酸化膜202に囲まれた活性領域に、順次、ゲート酸化膜203、ゲートポリシリコンを成長する。次いで、既知の手法であるフィートポリシリコンを成長する。次いで、既知の手法であるフィートポリシリコンをパターニングしてゲート電極204を形成する。次いで、ゲート電極204の側面にシリコン酸化膜から構成されるサイドウォール205を既知のCVD技術とエッチング技術を用いて形成する。次に、フォトリソグラフィー法とイオン注入法により、拡散層206を形成する。

【0014】次に、図3(b)に示されるように、拡散

層206上のシリコン表面の自然酸化膜を除去し、例えばチタンをスパッタ堆積する。次に、窒素雰囲気中で700℃以下のRTA行うことにより、シリコンと接触するチタンのみをシリサイド化し、C49型構造のチタンシリサイドを形成する。次に、アンモニア水および過酸化水素水等の混合液などにより、選択的にウエットエッチングし、未反応チタンと窒化チタンのみを除去する。次いで、前述のRTAよりも髙温(800℃以上)のRTAを行い、前記のC49型構造のチタンシリサイドよりも電気抵抗率の低いC54型構造の第1のチタンシリサイドと07を形成する。

【0015】次に、図3(c)に示されるように、シリコン窒化膜208を全面に形成する。次いで、図3

(d) に示されるように、例えばシリコン酸化膜からなる層間膜 209 を堆積して、CMP 法やエッチバック法などにより層間膜 209 の平坦化する。

【0016】次に、図4(a)に示されるように、既知の方法であるフォトリソグラフィー法によりコンタクトの開口のためにレジスト210をパターニングして、ドライエッチング法によりシリコン窒化膜208に達する  $^{20}$ コンタクトホール212を開口する。次いで、図4

(b) に示されるように、フォトレジスト210を剥離する。次いで、シリコン酸化膜211を全面に堆積する

【0017】次いで、図4(c)に示されるように、異 方性ドライエッチングにより、シリコン酸化膜211を エッチバックして除去する。次いで、異方性ドライエッ チングにより、コンタクト底部のシリコン窒化膜208 をエッチバックする。その後は、通常のコンタクト埋設 工程を実行する。なお、図示していないが、ゲート電極 30 に達するコンタクトを、半導体基板上に前記ゲート電板 204を形成する工程と、前記半導体基板上に第1の絶 縁膜208を堆積する工程と、前記第1の絶縁膜208 上に層間膜209を形成する工程と、前記ゲート電極2 04上部に形成され、前記第1の絶縁膜208に達する コンタクトホールを開口する工程と、前記半導体基板上 に第2の絶縁膜211を堆積する工程と、異方性エッチ ングにより前記第2の絶縁膜211と前記第1の絶縁膜 208とを連続的にエッチバックして前記ゲート電極2 04に達するコンタクトを開口する工程とで、形成する 40 ように構成しても良い。

### [0018]

【発明の効果】本発明に係る半導体装置の製造方法は上

8

述のように構成したので、コンタクト開口ためのレジストのパターニング時の位置ずれに対するコンタクトプロセスのマージンを拡大することができ、このため、上層配線と下層配線がコンタクトを介して電気的にショートすることない高信頼性の高い半導体装置の実現が可能になる。

#### 【図面の簡単な説明】

【図1】本発明の第1の具体例を工程順に示した断面図 である。

【図2】図1の続きの工程を示した断面図である。

【図3】本発明の第2の具体例を工程順に示した断面図である。

【図4】図3の続きの工程を示した断面図である。

【図5】従来例を工程順に示した断面図である。

【図6】従来例の他の方法を示す断面図である。

#### 【符号の説明】

101 シリコン基板

102 第1の配線

103 第1の層間膜、

104 第2の配線

105 第1のマスク膜

106 第2の層間膜

107 フォトレジスト

108 第2のマスク膜

109 コンタクトホール

201 シリコン基板

202 フィールド酸化膜

203 ゲート酸化膜

204 ゲート電極

205 サイドウォール

206 拡散層

207 シリサイド膜

208 シリコン窒化膜

209 層間膜

301 シリコン基板

302 フィールド酸化膜

303 ゲート酸化膜

304 ゲート電極

305 サイドウォール


306 拡散層


307 シリサイド膜


309 層間膜

310 フォトレジスト


# 【図1】










# 【図3】







# 【図2】











【図4】











# フロントページの続き

F ターム (参考) 4M104 BB01 BB18 BB20 BB21 BB25 BB33 CC01 CC05 DD04 DD06 EE09 EE17 HH14 5F033 KK01 KK04 KK25 KK27 LL04 NN40 QQ09 QQ10 QQ16 QQ31 QQ37 QQ48 QQ59 QQ65 QQ70 QQ73 RR04 RR06 TT02 TT07 TT08 XX15 5F040 DA14 EC01 EC04 EC07 EC08 EC12 EC13 EH08 FA03 FA05

FA07 FC19 FC22